> Если же посмотреть талмуд от производителя процессора, то ПЗУ микрокода (MSROM) служит
> для декодирования т.н. complex instruction, когда микроопераций более 4-х.

От которого из производителей и чипов? Сам по себе ucode ROM это такой достаточно характерный паттерн дизайна в случае CISC, одна из характерных фич.

А пойнт был в том что то что за uCode ROM у современных CISC типа x86 если это в лоб вывесить станет достаточно похоже на VLIW по смыслу. Когда блоки выполнения просто прогружают непосредственно, заскипав декодирование.

Очевидной траблой этого vs CISC является более жирный трафик по шине, а также тот факт что HW sequencing is no more, и програмер/компилер должен учитывать всякие странные вещи типа dependencies/hazards/delay slots и проч сам.

> Остальные инструкции декодируются без участия оного.

Я же не говорил что совпадение будет на 100.0%...

> MSROM can start from either the legacy decode pipeline or from the Decoded ICache.

И это для какого вообще варианта и проч? А то у них uCode ROM так то уже SRAM, как минимум частично, для возможности рантайм оверрайда декодирования. Это они так стали после пентиумных багов, получив иски когда ничего с ними сделать нельзя было. ЧСХ оно еще и нормально не документировано, а у интела еще и шифрованное.

> и условный переход. Вот это похоже на VLIW по поведению, но не по названию.

Я лишь к тому что VLIW это по сути вывешенные напрямую блоки выполнения, без особых подпорок.