Индекс форумов |
Исходное сообщение |
---|
"Intel развивает упрощённую архитектуру x86S, работающую толь..." Отправлено n00by, 27-Май-23 10:41 |
Ну, скажем, для ADC (R64, M64) указана латентность 1 и пропускная способность 2. Значит и для TEST столько же или лучше. В теории, процессор может выполнить две такие команды за такт. А на практике окажется промах кеша, процессор примется ждать, пока данные считаются из ОЗУ, и вообще переключится на второй поток HyperThreading. Потому чем компактнее данные расположены в памяти, тем они вероятнее окажутся в кеше, что потенциально лучше для скорости. |
При общении не допускается: неуважительное отношение к собеседнику, хамство, унизительное обращение, ненормативная лексика, переход на личности, агрессивное поведение, обесценивание собеседника, провоцирование флейма голословными и заведомо ложными заявлениями. Не отвечайте на сообщения, явно нарушающие правила - удаляются не только сами нарушения, но и все ответы на них. Лог модерирования. |
Закладки на сайте Проследить за страницей |
Created 1996-2024 by Maxim Chirkov Добавить, Поддержать, Вебмастеру |