>>Какая многозадачность если процессор > >Процессор и контроллер DMA "реализуют" доступ к разделяемому ресурсу - памяти (это >та, что буквой "M" работает в абревиатурах VM и DMA, да?). >С букетом вытекающих отсюда локов, гонок, и проч.проблем синхронизации. К этому >прибавляем всяческие трансляции адресов, о которых к.DMA знать не знает, но >ядро _обязано учитывать, а также особенности и мис-фичи _множества очень различных >_шин, чипсетов, мем-контроллеров, и пр., и пр. ... > >...уже понятнее, откуда растут сложности и проблемы, и кто тут "школьник"? А ничего что контролер DMA существует только на ISA шине? А для остальных это Bus mastering - для которого доступ к памяти лиш один из режимов ?
|