>> "CISC вообще". Это так сложно понять?
> Что бы обобщать, надобно иметь совпадения во всех частных случаях -- Надо иметь вид "поля в целом" - чтобы понимать общее направление инженерной мысли и паттерны дизайна, и предпосылки, почему они были такие. Этот вид невозможно получить молясь на единственный талмуд и выводок, слишком однобоко будет.
> вот что понять действительно сложно.
Мне интересны паттерны дизайна процов - и почему они такие какие они есть, и наблюдается то что наблюдается. Талмуд интела в топике про вообще амд и их микрокод - такой себе референс.
> Ого, совершенно внезапно оказывается, что я всего лишь попробовал подтвердить написанные
> где-то рядом слова эксперта, а он привычно принялся спорить.
Я могу оспорить утверждения с которыми не согласен и согласиться с которыми согласен. Даже в 1 сообщении. Что тут не так? :)
> "___всегда___ был именно этим" (ц).
Насколько я смог оттрекать историю развития CISC - microcoded дизайн был с самой зари становления направления. Как таковой, uCode ROM одна из характерных фич дизайна по которым идет деление RISC vs CISC. Если у штуки есть uCode ROM - дизайн сложно считать за RISC. Это характерный паттерн дизайна CISC'ов. А то что со временем доперли его апдейтабельным делать - логично в общем то. Проц с реконфигуряемым набором команд в общем то было бы довольно круто. Но ессно вывесить это для ALL сыкотно по ряду причин.
> Вот уж и правда, "обобщение" оно такое - Интел одно, а АМД
> совершенно другое. В талмуде АМД (старом) есть даже термины Direct Path
> и Vector Patch.
Ну я накопал разбор именно структуры uCode для амд эпохи 10h примерно, где исследователи ответили на вопросы "как это на самом деле" а не "что посчитало возможным AMD написать о своих внутренностях". Более новые вероятно продолжили те тренды, разумеется, доразвив и став сложнее. В частности добавив аутентификацию а потом и шифрование, если я правильно помню. Впрочем где-то к Zen у амд вообще основательно поменялись некоторые вещи, в частности появился "в обязаловку" SMU (system management unit, как я понимаю мелкий сервисный проц) и все стало гибче и заDRMленее, поскольку большие ядра на самом деле так то - secondary а первую скрипку играют маленькие гаденыши и их фирмвари, запускающие этих, больших. Так что там даже знание о том как стартовал x86 теперь не актуально, о как. Теперь большое core просто ждет пока его маленький гаденыш сконфигуряет и запустит его. А заодно и DRAM сразу ему проинитит - так что x86 уже и не надо изгаляться с cache-as-RAM вон там, как я понимаю.
